# 国 日 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されて いる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年12月25日

Application Number:

特願2002-373426

[ ST.10/C ]:

[JP2002-373426]

人 Applicant(s):

沖電気工業株式会社

2003年 5月27日

特許庁長官 Commissioner, Japan Patent Office

【書類名】

特許願

【整理番号】

TA000190

【提出日】

平成14年12月25日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 29/786

【発明者】

【住所又は居所】

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会

社内

【氏名】

梶田 陽子

【特許出願人】

【識別番号】

000000295

【氏名又は名称】 沖電気工業株式会社

【代理人】

【識別番号】

100079049

【弁理士】

【氏名又は名称】 中島 淳

【電話番号】

03-3357-5171

【選任した代理人】

【識別番号】

100084995

【弁理士】

【氏名又は名称】

加藤 和詳

【電話番号】

03-3357-5171

【選任した代理人】

【識別番号】

100085279

【弁理士】

【氏名又は名称】

西元 勝一

【電話番号】

03-3357-5171

【選任した代理人】

【識別番号】

100099025

【弁理士】

【氏名又は名称】 福田 浩志

【電話番号】 03-3357-5171

【手数料の表示】

【予納台帳番号】 006839

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】 要約書 1

【包括委任状番号】 9714945

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体装置の製造方法

【特許請求の範囲】

【請求項1】 埋め込み酸化膜を介してシリコン膜が積層された半導体基板を有する半導体装置の製造方法であって、

前記シリコン膜上に第1絶縁膜を成膜する工程と、

前記第1絶縁膜に開口を設け、前記シリコン膜の一部を露出する工程と、

前記開口内壁に、エッチング選択比が前記第1絶縁膜とは異なる第2絶縁膜を 成膜する工程と、

前記第2 絶縁膜が内壁に形成された前記開口から露出している前記シリコン膜 表面に酸化処理を施し、前記シリコン膜を薄膜化する工程と、

前記開口を埋め込むように導電膜を形成する工程と、

前記第1 絶縁膜を除去し、前記導電膜と前記導電膜の側壁に形成された前記第 2 絶縁膜とを有するゲート電極を形成する工程と、

を有することを特徴とする半導体装置の製造方法。

【請求項2】 請求項1に記載の半導体装置の製造方法において、

前記第1 絶縁膜が、前記第2 絶縁膜よりもエッチング速度が速いエッチング選択比を有することを特徴とする半導体装置の製造方法。

【請求項3】 請求項1に記載の半導体装置の製造方法において、

前記第1絶縁膜が、シリコン酸化膜であることを特徴とする半導体装置の製造 方法。

【請求項4】 請求項1に記載の半導体装置の製造方法において、

前記第2絶縁膜が、シリコン窒化膜であることを特徴とする半導体装置の製造 方法。

【請求項5】 請求項1に記載の半導体装置の製造方法において、

前記シリコン膜を薄膜化する工程は、前記開口から露出している前記シリコン 膜表面に施された前記酸化処理により形成されたシリコン酸化膜を除去すること により行なわれることを特徴とする半導体装置の製造方法。

【請求項6】 請求項1に記載の半導体装置の製造方法において、

更に、前記ゲート電極をマスクとして、前記シリコン膜に不純物注入を行ない、前記シリコン膜に拡散層を形成することで、前記シリコン膜表面にMOSFE Tを形成する工程を有することを特徴とする半導体装置の製造方法。

【請求項7】 請求項6に記載の半導体装置の製造方法において、

前記MOSFETは、完全空乏型であることを特徴とする半導体装置の製造方法。

【請求項8】 請求項6に記載の半導体装置の製造方法において、

前記シリコン膜を薄膜化する工程により、前記ゲート電極が形成される領域の 前記シリコン膜の膜厚が、前記拡散層が形成される領域の前記シリコン膜の膜厚 よりも薄くなることを特徴とする半導体装置の製造方法。

【請求項9】 埋め込み酸化膜を介してシリコン膜が積層された半導体基板を有する半導体装置の製造方法であって、

前記シリコン膜上に第1絶縁膜を成膜する工程と、

前記第1絶縁膜に開口を設け、前記シリコン膜の一部を露出する工程と、

前記開口内壁に、エッチング選択比が前記第1絶縁膜とは異なる第2絶縁膜を 成膜する工程と、

前記第2 絶縁膜が内壁に形成された前記開口から露出している前記シリコン膜 表面に酸化処理を施し、前記シリコン膜を薄膜化する工程と、

前記酸化処理により前記開口内に形成されたシリコン酸化膜を除去する工程と

前記開口内に形成されたシリコン酸化膜を除去した後、前記開口より露出した シリコン膜上に第3絶縁膜を形成する工程と、

前記開口内の前記第3 絶縁膜上に、前記開口を埋め込むように導電膜を形成する工程と、

前記開口内壁に形成された前記第2絶縁膜と前記開口内に形成された前記第3 絶縁膜と前記導電膜とを残して前記第1絶縁膜を除去して、前記第3絶縁膜上に 前記導電膜と前記導電膜の側壁に形成された前記第2絶縁膜とを有するゲート電 極を形成する工程と、

前記ゲート電極をマスクとして、前記シリコン膜に不純物注入を行ない、前記

シリコン膜に拡散層を形成することで、前記シリコン膜表面にMOSFETを形成する工程と、

を有することを特徴とする半導体装置の製造方法。

【請求項10】 請求項9に記載の半導体装置の製造方法において、

前記第1 絶縁膜が、前記第2 絶縁膜よりもエッチング速度が速いエッチング選 択比を有することを特徴とする半導体装置の製造方法。

【請求項11】 請求項9に記載の半導体装置の製造方法において、

前記第1 絶縁膜が、シリコン酸化膜であることを特徴とする半導体装置の製造 方法。

【請求項12】 請求項9に記載の半導体装置の製造方法において、

前記第2 絶縁膜が、シリコン窒化膜であることを特徴とする半導体装置の製造方法。

【請求項13】 請求項9に記載の半導体装置の製造方法において、

前記MOSFETは、完全空乏型であることを特徴とする半導体装置の製造方法。

【請求項14】 請求項9に記載の半導体装置の製造方法において、

前記第3絶縁膜を形成する工程は、熱酸化法により行なわれることを特徴とする半導体装置の製造方法。

【請求項15】 請求項9に記載の半導体装置の製造方法において、

前記シリコン膜を薄膜化する工程により、前記ゲート電極が形成される領域の 前記シリコン膜の膜厚が、前記拡散層が形成される領域の前記シリコン膜の膜厚 よりも薄くなることを特徴とする半導体装置の製造方法。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、SOI (Silicon On Insulator) 基板を使用した半導体装置の製造方法に関する。

[0002]

【従来の技術】

移動型通信機器の登場に伴い、半導体装置の開発に対する要求は、これまでの 微細化に加え、近年、消費電力化が大きな課題となっている。このような背景から、デープサブミクロン以降の高駆動能力有するCMOS (Complementary Metal Oxide Semiconductor)素子を、酸 化膜(埋め込み酸化膜)で完全分離されてシリコン膜(SOI膜)が積層されているシリコン基板上に形成する、SOI技術が注目されている。SOI素子の優位性は、接合容量が小さいことに加えて、低ゲート電圧でのドレイン電流値の立ち上がりに優れていること、即ちS値が理想値に近くなることであるが、この特性を得るためにはSOI膜の薄膜化による完全空乏化が要求される。また、ゲート長の縮小に伴う短チャネル効果の抑制の観点からも、SOI膜の薄膜化が有利である。しかし、SOI膜の薄膜化は、同時に拡散層部分の高抵抗化及びコンタクト形成時の埋め込み酸化膜の突き抜けに対するマージンの縮小など、工程の不安定性につながる。そのため、SOI膜の膜厚は、ゲート下チャネル部分のみは薄く、拡散層部分は熱く、各々設定することがよい。

# [0003]

このような要求に対して、例えば、特開平2001-257357には、SO I膜におけるゲート下チャネル部分のみ薄くした半導体装置及びその製造方法が 開示されている。ここで、このような半導体装置の製造方法の一例を図面を用い て説明する。

## [0004]

従来の半導体装置の製造方法では、まず、図2(a)に示すように、Box酸化膜114(埋め込み酸化膜)を介して、例えば厚さ100nmのSOI膜116(シリコン膜)が積層された半導体基板112(以下、SOI基板100という)を用意し、このSOI膜116上に、例えば10nmの熱酸化膜118を成膜し、さらに熱酸化膜118上にCVD法により例えば30nmの窒化膜120を成膜する。SOI膜116におけるチャネル領域となる部分が露出するように、ホトリソグラフィー処理・エッチング処理により、熱酸化膜118及び窒化膜120を除去して、開口パターン122を形成する。

[0005]

次に、図2(b)に示すように、熱酸化膜118及び窒化膜120をマスクとしてSOI膜116の露出部分を、熱酸化処理を施し、例えば100nm相当の熱酸化膜126を形成すると共に、SOI膜116のチャネル領域を薄膜化する

#### [0006]

次に、図2(c)に示すように、例えば熱リン酸、1%フッ酸を用いたウエットエッチング処理をそれぞれ20分、18分間施し、熱酸化膜118、126及び窒化膜120を除去する。これにより、SOI膜116は、チャネル領域とそれ以外の領域(拡散層:ソース・ドレイン領域)とで、例えば50nmと95nmといった具合に膜厚の異なるものとなる。

#### [0007]

次に、図2(d)に示すように、熱酸化処理を施し、例えば10nmのゲート酸化膜(ゲート絶縁膜)128を形成する。SOI膜116とゲート酸化膜128との界面に、イオン注入法により、チャネルイオン、例えばBイオンを注入し、チャネル領域130を形成する。そして、ゲート酸化膜128上に例えばCVD法により、全面にポリシリコンを堆積し、ポリシリコン膜を例えば200nm成膜した後、ホトリソグラフィー処理・エッチング処理を施し、ゲート電極134を形成する。

#### [0008]

その後、ゲート電極 134 周囲の SOI 膜 116 に、例えば、注入角度  $30^\circ$ 、50 K eV、 $5 \times 10^{15}$  i ons  $/cm^2$  の条件で砒素をイオン注入した後、例えば 1000 での活性化アニール処理を施して、拡散層としてソース領域 136 およびドレイン領域 138 を自己整合的に形成する。次いで、ゲート電極 134 、ソース領域 136 、ドレイン領域 138 の表面に、例えば 134 では、ソースシリサイド領域 136 、ドレインシリサイド領域 138 を形成する。

## [0009]

このようして、SOI基板100に半導体素子としてFD(完全空乏)型MO SFET (Power Metal Oxide Semiconductor Field Effect Transistor)が形成される。

[0010]

【特許文献1】

. . . .

特開平2001-257357

[0011]

【発明が解決しようとする課題】

しかしながら、上述のような半導体装置の製造方法では、先にチャネル領域130となる部分のSOI膜116を薄膜化させた後、マスクである熱酸化膜118及び窒化膜120を除去して、ゲート電極134を形成しているが、このとき、チャネル領域130のSOI膜116と、ゲート電極134との加工精度は、ホトリソグラフィー露光機の合わせ精度によって決められる。

[0012]

従って、ゲート電極134の下方に位置するSOI膜116を確実に薄膜化するためには、SOI膜116の薄膜領域を、予め所望のチャネル領域130に露光機の合わせ精度の2倍を加算した寸法に設定しておく必要が生じる。例えば、ゲート幅0.5 $\mu$ mのトランジスタを形成しようとするとき、使用する露光機の合わせ精度が0.2 $\mu$ mであれば、SOI膜116の薄膜領域は0.9 $\mu$ mにしておかなければならないことになる。

[0013]

この結果、チャネル領域130以外のSOI膜116領域も過剰に薄膜化されてしまい、拡散層(ソース・ドレイン領域)の抵抗上昇、電流パスの集中による抵抗上昇、シリコンとシリサイドとの間の接触面積不足による抵抗上昇、シリサイド化の際にシリコンの欠乏による欠陥の発生、などの問題が生じる。また、マスクである熱酸化膜118及び窒化膜120を除去した後、再び、ホトリソグラフィー処理・エッチング処理を経て、ゲート電極134を形成しているため、ゲート電極の位置ズレが生じる場合が多い。

[0014]

一方、特開平2001-257357に開示されている半導体装置の製造方法では、SOI膜上に形成された絶縁膜に開口部を設け、この開口部から露出する

SOI膜面を酸化処理して自己整合的に薄膜化を施し、さらにこの開口部内にポリシリコンを埋め込むように成膜して自己整合的にゲート電極を形成しており、上述のようなチャネル領域以外のSOI膜領域の過剰な薄膜化やゲート電極の位置ズレに伴う諸問題が生じることなくゲート電極を形成している。

[0015]

. . . .

しかしながら、この提案では、絶縁膜に設けた開口部にポリシリコンを埋め込むようにして成膜してゲート電極を形成した後、絶縁膜を除去しているため、エッチング処理によるゲート酸化膜へのダメージが生じ、電気的特性が劣化してしまうといった問題が生じる。

[0016]

従って、本発明は、前記従来における諸問題を解決し、以下の目的を達成することを課題とする。即ち、本発明の目的は、少ない工程数で、シリコン膜領域の過剰な薄膜化やゲート電極の位置ズレに伴う諸問題が生じることなく、且つエッチング処理によるゲート絶縁膜(ゲート酸化膜)へのダメージを防止して、ゲート電極を形成することが可能な半導体装置の製造方法を提供することである。

[0017]

【課題を解決するための手段】

上記課題は、以下の手段により解決される。

即ち、本発明の半導体装置の製造方法は、埋め込み酸化膜を介してシリコン膜 が積層された半導体基板を有する半導体装置の製造方法であって、

前記シリコン膜上に第1絶縁膜を成膜する工程と、

前記第1絶縁膜に開口を設け、前記シリコン膜の一部を露出する工程と、

前記開口内壁に、エッチング選択比が前記第1絶縁膜とは異なる第2絶縁膜を 成膜する工程と、

前記開口から露出している前記シリコン膜表面に酸化処理を施し、前記シリコン膜を薄膜化する工程と、

前記開口を埋め込むように導電膜を形成する工程と、

前記第1絶縁膜を、前記開口内壁に形成された第2絶縁膜を残して除去して、 ゲート電極を形成する工程と、 を有することを特徴とする半導体装置の製造方法である。

[0018]

. . . .

また、本発明の半導体装置の製造方法は、埋め込み酸化膜を介してシリコン膜が積層された半導体基板を有する半導体装置の製造方法であって、

前記シリコン膜上に第1絶縁膜を成膜する工程と、

前記第1絶縁膜に開口を設け、前記シリコン膜の一部を露出する工程と、

前記開口内壁に、エッチング選択比が前記第1絶縁膜とは異なる第2絶縁膜を 成膜する工程と、

前記第2 絶縁膜が内壁に形成された前記開口から露出している前記シリコン膜 表面に酸化処理を施し、前記シリコン膜を薄膜化する工程と、

前記酸化処理により前記開口内に形成されたシリコン酸化膜を除去する工程と

前記開口内に形成されたシリコン酸化膜を除去した後、前記開口より露出した シリコン膜上に第3絶縁膜を形成する工程と、

前記開口内の前記第3絶縁膜上に、前記開口を埋め込むように導電膜を形成する工程と、

前記開口内壁に形成された前記第2絶縁膜と前記開口内に形成された前記第3 絶縁膜と前記導電膜とを残して前記第1絶縁膜を除去して、前記第3絶縁膜上に 前記導電膜と前記導電膜の側壁に形成された前記第2絶縁膜とを有するゲート電 極を形成する工程と、

前記ゲート電極をマスクとして、前記シリコン膜に不純物注入を行ない、前記シリコン膜に拡散層を形成することで、前記シリコン膜表面にMOSFETを形成する工程と、

を有することを特徴とする半導体装置の製造方法である。

[0019]

本発明の半導体装置の製造方法では、埋め込み酸化膜を介してシリコン膜が積層された半導体基板に半導体素子を形成する方法であり、このシリコン膜上に形成された第1絶縁膜の開口内壁にエッチング選択比が第1絶縁膜とは異なる第2 絶縁膜を成膜した後、開口から露出しているシリコン膜表面に酸化処理を施して 、この領域のみのシリコン膜を薄膜化する。そして、この開口内にゲート電極となる導電膜を埋め込むように成膜することで、シリコン膜におけるチャネル領域以外の領域の過剰な薄膜化やゲート電極の位置ズレに伴う諸問題が生じることなくゲート電極が形成される。

[0020]

. . . .

さらに、第1絶縁膜の開口内に導電膜を埋め込むように成膜した後、エッチング選択比の違いによって、第2絶縁膜を残存させつつ第1絶縁膜を除去する。これにより、側壁に第2絶縁膜が設けられた導電膜、所謂、サイドウォールが設けられたゲート電極が形成される。このため、一工程で、ゲート電極を形成すると共に、その側壁のサイドウォールをも形成するができ、工程数が削減されることとなり低コスト化が可能となる。また、導電膜及び第3絶縁膜は第2絶縁膜に保護されつつ、第1絶縁膜を除去するため、エッチング処理の際にゲート酸化膜(第3絶縁膜)がダメージを受けず、電気特性の劣化を防止しつつ、ゲート電極が形成される。

[0021]

## 【発明の実施の形態】

以下、本発明の実施の形態を図面を参照して説明する。なお、実質的に同様の機能を有するものには、全図面通して同じ符号を付して説明し、場合によっては その説明を省略することがある。

[0022]

図1は、本発明の実施の形態に係る半導体装置の製造方法を説明するための工 程図である。

[0023]

本実施形態では、まず、図1 (a) に示すように、Box酸化膜14 (埋め込み酸化膜)を介して、例えば厚さ250nmのSOI膜16 (シリコン膜)が積層された半導体基板12 (以下、SOI基板10という)を用意し、このSOI膜16上に、例えば300nmの熱酸化膜18 (第1絶縁膜)を成膜し、さらにCVD法により、熱酸化膜18上に熱酸化膜18よりも薄い厚さ、例えば10nmの窒化膜20を成膜する。SOI膜16におけるチャネル領域となる部分が露

出するように、ホトリソグラフィー処理・エッチング処理により、熱酸化膜18 及び窒化膜20を除去して、開口パターン22を形成する。

[0024]

. . . .

そして、再度、窒化膜を全面に形成し、全面に形成した窒化膜を異方性エッチングによりエッチングを行い、開口パターン22内壁に、窒化膜からなるサイドウォール24(第2絶縁膜)を形成する。

[0025]

次に、図1(b)に示すように、熱酸化膜18及び窒化膜20をマスクとして SOI膜16の露出部分を、熱酸化処理を施し、例えば100nm相当の熱酸化膜(シリコン酸化膜)26を形成すると共に、SOI膜16のチャネル領域を薄膜化する。これにより、SOI膜16は、チャネル領域(ゲート電極が形成される領域)とそれ以外の領域(拡散層:ソース・ドレイン領域)とで、例えば50nmと100nmといった具合に膜厚の異なるもの、即ち、チャネル領域の膜厚がそれ以外の領域の膜厚よりも薄くなる。このSOI膜16のチャネル領域を薄膜化することで、短チャネル効果が抑制される。

[0026]

次に、図1 (c)に示すように、例えば1%フッ酸を用いたウエットエッチング処理を18分間施し、熱酸化膜26を除去して、再び、SOI膜16を露出させ、このSOI膜16の露出箇所に、熱酸化処理を施し、例えば10nmのゲート酸化膜(ゲート絶縁膜:第3絶縁膜)28を形成する。SOI膜16とゲート酸化膜28との界面に、イオン注入法により、チャネルイオン、例えばBイオンを注入し、チャネル領域30を形成する。そして、例えばCVD法により、開口パターン22に埋め込むように、全面にポリシリコンを堆積し、ポリシリコン膜32を例えば400nm成膜する。

[0027]

次に、図1(d)に示すように、例えば、エッチバック法やCMP(化学的機械的研磨)法などにより、平滑化すると共に、窒化膜20上の不要なポリシリコン膜32を除去して、開口パターン22内にポリシリコンからなるゲート電極34が自己整合的に形成されることとなる。ここで、窒化膜20は、例えば厚さが

10nmと薄膜なので、当該窒化膜20上の不要なポリシリコン膜32と共に除去される。

[0028]

次に、図1(e)に示すように、例えば5%フッ酸を用いたウエットエッチング処理を約10分間施し、熱酸化膜18を除去する。このとき、熱酸化膜18( $SiO_2$ )と窒化膜(SiN)からなるサイドウォール24は、互いに異なるエッチング選択比を有するため、具体的に $SiO_2$ の方がSiNよりも速いエッチング選択比を有するため、窒化膜(SiN)からなるサイドウォール24を残存させつつ、熱酸化膜18が除去されることとなり、側壁にサイドウォール24が設けられたゲート電極34が形成される。

[0029]

その後、図1(f)に示すように、ゲート電極34周囲のSOI膜16に、ゲート電極34をマスクとして、例えば、注入角度30°、50KeV、 $5\times10^{15}$ ions/cm²の条件で砒素をイオン注入(不純物注入)した後、例えば1000℃の活性化アニール処理を施して、拡散層としてソース領域36およびドレイン領域38を自己整合的に形成する。次いで、ゲート電極34、ソース領域36、ドレイン領域38の表面に、例えばTiなどをスパッタしてサリサイド化処理を施し、ゲートシリサイド領域34a、ソースシリサイド領域36a、ドレインシリサイド領域38aをそれぞれ形成する。

[0030]

このようして、SOI基板10に半導体素子としてFD型MOSFETが形成される。

[0031]

このように、本実施形態では、熱酸化膜18の開口パターン22により露出されたSOI膜16に熱酸化処理を施して自己整合的に薄膜化させると共に、この開口パターン22内にポリシリコンを埋め込むように堆積させて自己整合的にゲート電極34形成しているため、ホトリソグラフ露光機の合わせ精度による制約を考慮しなくてもよく、SOI膜16におけるチャネル領域30以外の領域の過剰な薄膜化やゲート電極34の位置ズレが生じることがない。

[0032]

本実施形態では、熱酸化膜18の開口パターン22内壁にサイドウォール24を形成して、開口パターン22内にゲート電極34を形成した後、エッチング選択比の違いによって、サイドウォール24を残存させつつ熱酸化膜18を除去し、一工程でゲート電極34とその側壁のサイドウォール24を形成している。このため、従来、別途、必要であったサイドウォール24形成工程を削減することができ、低コスト化が実現される。

[0033]

また、熱酸化膜18を除去する際、サイドウォール24がゲート電極34及び ゲート酸化膜28を保護する役割も担っており、ゲート酸化膜28は、エッチン グ処理によるダメージを受けず、電気特性の劣化が防止される。

[0034]

本実施形態では、熱酸化膜18の開口パターン22内壁に形成するサイドウォール24として、耐酸化性が高い窒化膜を用いているため、SOI膜16の薄膜化やゲート酸化膜28形成における熱酸化処理を施す際に、SOI膜16露出箇所の横方向の酸化を抑制させ、下方へ酸化が促進されることとなり、より効果的にチャネル領域以外のSOI膜領域の過剰な薄膜化が防止される。また、これにより、酸化よる寸法変換差が小さくなるため、ほぼ開口パターン22とほぼ同等の寸法で酸化膜を形成することが可能であり、ゲート電極34が微細パターンでも寸法精度良く形成され、素子全体の微細化も可能となる。

[0035]

本実施例では、各酸化処理のマスクとして熱酸化膜18上にさらに耐酸化性が強い窒化膜20を形成しているため、開口パターン22によるSOI膜16の露出箇所以外の領域の酸化を、より確実に防止している。

[0036]

なお、上記何れの実施の形態に係る本発明の半導体装置の製造方法においても 、限定的に解釈されるものではなく、本発明の要件を満足する範囲内で実現可能 であることは、言うまでもない。

[0037]

#### 【発明の効果】

以上述べてきたように、本発明よれば、少ない工程数で、シリコン膜領域の過剰な薄膜化やゲート電極の位置ズレに伴う諸問題が生じることなく、且つエッチング処理によるゲート酸化膜へのダメージを防止して、ゲート電極を形成することが可能な半導体装置の製造方法を提供することができる。

# 【図面の簡単な説明】

【図1】 本発明の実施の形態に係る半導体装置の製造方法を説明するための 工程図である。

【図2】 従来の半導体装置の製造方法を説明するための工程図である。


## 【符号の説明】

- 10 SOI基板
- 12 半導体基板
- 14 BOX酸化膜(埋め込み酸化膜)
- 16 SOI膜(シリコン膜)
- 18 熱酸化膜(第1絶縁膜)
- 20 窒化膜
- 22 開口パターン
- 24 サイドウォール (第2絶縁膜)
- 26 熱酸化膜
- 28 ゲート酸化膜(第3絶縁膜)
- 30 チャネル領域
- 32 ポリシリコン膜
- 34 ゲート電極
- 34a ゲートシリサイド領域
- 36 ソース領域
- 36a ソースシリサイド領域
- 38 ドレイン領域
- 38a ドレインシリサイド領域


【書類名】

図面

【図1】









【要約】

【課題】少ない工程数で、シリコン膜領域の過剰な薄膜化やゲート電極の位置ズレに伴う諸問題が生じることなく、且つエッチング処理によるゲート酸化膜へのダメージを防止して、ゲート電極を形成することが可能な半導体装置の製造方法を提供すること。

【解決手段】BOX酸化膜14(埋め込み酸化膜)を介してSOI膜16(シリコン膜)が積層された半導体基板12(SOI基板10)を用意し、SOI膜16上に第1絶縁膜として熱酸化膜を成膜した後、第1絶縁膜に開口パターン22を設け、SOI膜16の一部を露出する。続いて、開口パターン22内壁に、エッチング選択比が第1絶縁膜とは異なる第2絶縁膜として窒化膜からなるサイドウォール24を成膜し、開口パターン22から露出しているSOI膜16表面に酸化処理を施し、シリコン酸化膜を形成・除去することでSOI膜16を薄膜化する。そして、開口パターン22内に第3絶縁膜としてゲート酸化膜28を形成して、当該ゲート酸化膜28上に開口パターン22を埋め込むように導電膜としてポリシリコン膜32を形成した後、第1絶縁膜を開口パターン22内壁に形成された第2絶縁膜を残しつつ除去し、ゲート酸化膜28上にサイドウォール24が側壁に設けられたゲート電極34を形成する。

【選択図】 図1

# 出願人履歴情報

識別番号

[000000295]

1. 変更年月日 1990年 8月22日

[変更理由] 新規登録

住 所 東京都港区虎ノ門1丁目7番12号

氏 名 沖電気工業株式会社